Core Designer 的流程

设计

在一款SiFive标准核上做定制以满足用户对于产品的具体需求。

评估

通过全功能的、可综合的Verilog RTL对内核进行模拟并且在FPGA开发板上运行您的应用代码。

授权

许可授权非常的简单,而且你的自定义IP内核在数周内即可使用。

定制您的专属RISC-V内核

通过SiFive Core Designer,可以对RISC-V内核参数进行配置以满足用户的需求。现在可以下载免费评估的带有Verilog RTL和FPGA的比特流开发套件。

Core Designer

所有标准核心

CoresAreaStandard CoresARM Comparison
E2 系列 E20 ,E21 ,E24

M0, M0+, M3, M4, M23, M33

E3 系列 E31 ,E31

R4, R5

E7 系列 E76 ,E76-MC

M7, R7, R8

S2 系列 S21

***

S5 系列 S51 ,S54

R4, R5

S7 系列 S76 ,S76-MC

M7, R7, R8

U5 系列 U54 ,U54-MC

A5, A7, A35, A53

U7 系列 U74 ,U74-MC

A55