三款新系列内核现已能在SiFive Core Designer上进行配置

2019年06月28日

SiFive Core Designer(SCD)使工程师能够体验到CPU架构的设计工作台,从而迸发出新的可能性。借助我们的Software-as-a Service(SaaS)的应用程序,客户可以通过笔记本电脑创建和自定义RISC-V核心IP。

在系列内核(内核中的“类”适配于特定微架构)中运行,客户可以在不同的设计节点快速创建一系列内核,在FPGA比特流上运行软件应用程序,使用RTL进行仿真,并为他们的产品最终确定最佳的定制芯片。

季度更新计划

今天,我们宣布了SiFive季度更新计划,该计划旨在向客户“传播”SiFive的最新创新和产品特点。随着今天的2019年第二季度工程技术的更新,我们正在扩展SiFiveCore Designer中可用的Core系列,并添加了许多引人注目的新的IP内核的功能。

SCD添加了三个新的系列内核

SiFive Core Designer中添加了E7,S7和S2 Core系列,即可以在所有SiFive微架构中自定义E和S系列内核(分别为32位和64位嵌入式内核)。而U系列核(64位应用程序内核)将在随后的季度更新中被添加上去。

7 Series: E7, S7

7系列是SiFive最高性能的微架构,这归内于其8级流水、双通道、超线程的管道和每个群集8个核心所提供的可扩展吞吐量。

E7和S7 Core系列提供32位和64位嵌入式处理器,适用于需要高性能且要保持高能效的应用。

2系列:S2

Edge SoC(片上系统)面临着实时延迟、关键性能和严格功率限制的各种要求。2系列使SoC具有始终在线,低功耗的CPU,可与高性能CPU结合使用,仅在应用需要性能时才开启,例如在语音激活的智能设备中。2系列可以配置为只有13,500个gates(RV32E格式)。 

S2 Core系列为SiFive最小的64位的微控制器。S2核心的面积只是同样配置的S5核心面积的一半。 

新IP内核的功能

本季度,我们推出了一系列新的核心IP功能,这些功能可通过SiFive Core Designer进行配置。

所有Core系列的新功能:

  • SCIE(SiFive自定义指令扩展):添加兼容RISC-V的自定义指令

2系列的新功能:

  • RV32E(RISC-V ISA扩展):创建一个最小的E2内核(小至13.5k门)

  • μInstructionCache:在内存受限的设计中实现更高效的性能 

3/5系列的新功能:

  • 多核:最多可选择8个核心

  • 浮点:单精度和双精度FP

  • L2缓存:可选的二级缓存

7系列的新功能:

  • 多核:最多可选择8个核心

  • 快速IO:最大化的IO吞吐量

  • DLS(数据本地存储):数据总线的快速内存访问

  • ITIM(指令紧密集成存储器):指令总线的快速存储器访问 

强化的核心设计开发套件

我们在Core Designer构建的每个自定义核心开发工具包中都包含了Freedom ESDK(以及Freedom Metal软件示例)。作为第二季度工程技术更新的一部分,我们添加了以下示例:

  • 基准测试:Dhrystone和Coremark示例允许复制SiFive基准测试分数

  • Multicore Hello:演示启动多核目标

  • 用户模式:通过Freedom Metal API调用进入用户模式 

由于Freedom Studio是基于Eclipse的IDE,SiFive Core Designer构建的内核开发软件现已变得前所未有的简单。

SiFive产品每季度更新

每季度将SiFive的产品进行更新,确保客户获得完整的端到端硬件或者软件的开发体验。这种体验定期都会带来创新。作为2019年第三季度工程技术更新的一部分,我们期待在SiFive CoreDesigner中提供更强大的新功能。

返回